Cadence小知识记录

cadence版本16.6


虽然17.4的版本已经出来了,但是主流的版本还是16.6,因为17.2降版本太麻烦了,还没有比较完美的降版本方案


1. SKILL与orcad Library Builder的兼容性

EDA365的skill包是很常用的工具,但是与cadence家的官方封装制作工具有冲突,skill加载后Library Builder的导入会出现错误
解决办法: 修改安装目录下config.ini中NoAutoLoad = nil修改为 = t

2. 破解完成后每次重启提示license为加载

解决办法: 右键我的电脑-管理-服务-Cadence License Manager-启动(可以设置为自动启动或延迟启动)

3. 软件崩溃问题

最近遇到些软件无响应,导致文件损坏,工作白费
解决办法:options-AutoBack开启自动保存;C盘空间占满也会导致奔溃,清理temp空间,将TEMP变量设置至D盘
PS:最近发现软件爱你奔溃导致DSN文件丢失后,可以找到*_0.DBK文件,打开它重新命名为DSN文件,可以恢复打开.建议安装SVN进行版本管理吧

4.设置默认page大小

解决办法:在options-Design Template的Page Size下修改,修改后每次新建将自动调整为设置的大小

5.默认原理图符号库地址

安装目录下…/tools/capture/library

6.添加机械控

在Place->Manual->Placement->Package symbols(Advance内勾选Library)选择制作好的通孔.注意,在psmpath和padpath内添加路径

7.酒精擦板后白色污渍

这是由于使用松香作为助焊剂,酒精溶解松香后散开,当酒精开后留下的松香小颗粒,用烙铁或者热吹风靠近下就好

8.AD的封装导入Allegro

1. 在AD中将pcb文件另存为PCB ASCII File(TIPS:路径和文件名避免中文)
2. 在Allegro中新建一个brd,执行File->import->CAD Translators->Altium pcb (TIPS:allegro需使用Allegro PCB Designer(was Performance L)版本)
3. 选择刚刚保存的PCB ASCII File 点击Translate
4. 此时可在allegro中看到封装文件,比对焊盘和间距确认无误后File—>Export—>Libraries导出封装

9.FPM生成的封装在Allegro16.6下无法修改保存

Setup->DesignParameter->DesignParameterEditor 在第二个tab”Desing”将最下方的DrawingType改为Package

10.设计文件从cadence16.6转到mentor ee7.9.2

TIPS:网上很多说使用CAMCAD工具已经被mentor收购,集成在PADS工具内,有兴趣的可以试试
原理图orcad到Dxdesigner

1.根据ee的版本手册,7.9.2版本支持的orcad capture version是7.2to10.5,所以需要安装低版本orcad eg:10.3
2.在capture 16.6内另存为dsn为16.2版本(test1.dsn)
3.使用capture 10.3版本打开另存后的dsn并重新保存(test2.dsn)
4.打开Dxdesigner工程,选择File -> Import -> OrCAD
5.在打开的translator界面选择add添加test2.dsn后点击translat

PCB allegro to expedition(参考官方手册在安装目录下)

1.确定EE安装translator/AL2EXP工具(可在install时选择安装),Allegro版本最高为16.3
2.复制ee安装目录下《install path》\SDD_HOME\translator\skill_scripts\*.il 到allegro的$HOME\pcbenv文件夹下
3.打开test.brd文件在命令窗口依次输入两条指令 skill load “dfl_main.il”和main out (两个指令中间要回车换行,分开执行)
4.在跳出的后续弹窗中选择One Way勾中Overrde default、Ignore all voids和Export Electrical Constants (Round Tip第一次试用失败后续在试)
5.点击run 输出_MGC文件
6.在EE中打开AL2EXP软件,在窗口中选中生成的_MGC文件,勾中Run D_fil translator和Add plane shape file
7.输出点击translate

10.Cadence全局搜索问题

点FIND按钮后,选中Property Name=Value

PCB封装类型

最近一段时间因为项目需要一直在进行PCB Layout相关方面的知识进行学习,在最初的应用当时就是封装了,分享一张在IPC标准的封装示意图,希望对于入门的朋友们有所帮助